Greensocs প্রকল্প Verilog বা VHDL উল্টোদিকে SystemC (c অমৌলিক) ব্যবহার করে একটি চিপ সিস্টেম উৎপাদন জন্য একটি ডেভেলপমেন্ট কিট হয়.
GreenSocs মিশন SystemC ডিজাইনার দ্বারা ব্যবহার করা উত্সাহিত হয়. এটা প্রচার এবং একাডেমিক গবেষণা ব্যবহার, OSCI এবং বাণিজ্যিক EDA প্রদানকারী দ্বারা উন্নত ক্ষমতা প্রশংসা প্রকৌশল SystemC পরিকাঠামো দ্বারা এই কাজগুলো করবে. লক্ষ্য সমন্বয় এবং ডিজাইনার চাহিদা দ্বারা অগ্রাধিকার collaboratively উন্নয়নকৃত মডেল, পদ্ধতি এবং ইউটিলিটি, প্রচার করে, SystemC ব্যবহার এবং প্রযোজ্যতা প্রসারিত হয়.
নীতি সুবিধা হল:
- কম অবকাঠামো উন্নয়ন, প্রশিক্ষণ এবং গ্রহণ খরচ.
- আইপি পুনঃব্যবহারের এবং অদলবদল উচ্চতর ডিগ্রী সক্রিয় করার জন্য.
- মান সমর্থনে সরঞ্জাম নির্মাণের উদ্দেশ্যে EDA কোম্পানি সক্রিয় করার জন্য.
GreenSocs GreenSocs প্রকল্প নামক একটি SourceForge প্রকল্প রান. এটা লক্ষ্য SystemC পরিকাঠামো, মৌলিক আইপি, প্যাচ বিকাশ এবং পরিণামস্বরূপ প্রমিতকরণ জন্য লাইব্রেরি কোড যোগ করতে হয় না. GreenSocs প্রকল্প অবদান (সাব প্রকল্প) এর একটি সংখ্যা তৈরি করা হয়.
SystemC এবং GreenSocs বিকাশ যে পরিকাঠামো, প্যাচ এবং এক্সটেনশন ব্যবহার সহজতর করার জন্য, স্থিতিশীল GreenSocs প্যাচ এবং মৌলিক বিল্ডিং ব্লক সব জনপ্রিয়তা এলাকা থেকে পাওয়া যায় সহ বাইনারি প্যাকেজ প্রাক বিল্ট.
< strong> এই রিলিজে> / <নতুন শক্তিশালী কি:
- GreenControl:
<লি> ছোটখাট আপডেট command_if স্বাক্ষর (GC_Logger)
<লি> যোগ করা হয়েছে সম্প্রসারণ সেবা প্রক্রিয়া (gc_service_ID_extension)
<লি> যোগ করা হয়েছে gc_port রচয়িতা ঠিকানা যোগাযোগ বাড়ানো হচ্ছে
<লি> যোগ করা হয়েছে এক্সটেনশন উদাহরণস্বরূপ
পাওয়া মন্তব্যসমূহ না